Mixed-Signal ASIC-Design mit dem ams Hitkit 4.14

Ziele

Ein dreitägiger Intensivkurs zu Mixed-Signal Designmethoden basierend auf der Halbleiter-Technologie der österreichischen Firma ams und deren High Performance Interface Toolkit

Ziel des Kurses ist es, Entwicklern von integrierten Schaltungen

  • die Designmethoden komplexer Mixed-Signal ICs zu vermitteln
  • einen Einblick in den Design-Flow mit dem ams Hitkit 4.14 (H18) zu geben

Kursinhalte:

  • Design Flow für digitale, analoge und Mixed-Signal Designs
  • Front-End Design, Layout, Back-Annotation und Verification
  • Testinterface

Agenda

1. Tag: Digital Design Flow

  • Introduction Hitkit and Technologies
  • Digital Modelling, Synthesis, Simulation
  • Timing Calculation & Gate Level Simulation
  • Digital Place & Route

2. Tag: Analog Design Flow

  • aH18 HV Analog Design Flow
  • Analog Simulation
  • Corner & Monte-Carlo Simulation
  • Analog Layout
  • Post Layout Simulation

3. Tag: Mixed-Signal Design Flow

  • Layout Verification
  • Mixed-Signal Design Flow
  • Questions & Answers            

Teilnehmer

  • Entwicklungs- und Projektingenieure, die Mixed-Signal ASICs mit dem auf Cadence Software basierenden Hitkit entwickeln möchten
  • Entwickler analoger Schaltungen, die bereits integrierte Schaltungen entwickelt haben und ams Technologie verwenden möchten
  • Entwickler digitaler Schaltungen, die analoge Funktionalität in ihre Designs einbinden müssen
  • Mixed-Signal Entwicklungsingenieure

    Basiswissen über CADENCE Analog Artist Werkzeuge ist Voraussetzung.

Kurssprache

Englisch

Datum

26. bis 28. September 2017

Kosten

Für EUROPRACTICE-Mitglieder: 250 Euro

Für Nicht-Mitglieder: 500 Euro

Veranstaltungsort

Fraunhofer IIS, Am Wolfsmantel 33, 91058 Erlangen

Anmeldung

EUROPRACTICE-Mitglieder können sich hier registrieren: www.europractice/training

Nicht-Mitglieder können sich mit diesem Anmeldeformular registrieren.

Anmeldeschluss: 15. September 2017

Die Teilnehmeranzahl ist begrenzt.

Weitere Informationen unter virtual.asic@iis.fraunhofer.de