Kurs zu Verilog-AMS

Inhalt

Im Kurs wird eine Einführung in die Verhaltensmodellierung mit Verilog-AMS gegeben. Die Prinzipien der Sprache und grundlegende Sprachkonstrukte zur Beschreibung analoger und gemischt analog-digitaler Systemkomponenten werden vorgestellt.

Im Mittelpunkt stehen dabei die Entwicklung und Nutzung von Verhaltensmodellen für die Überprüfung von Spezifikationen im Rahmen eines Top-Down-Entwurfs. Zu den vorgestellten Inhalten können ggf. nach Absprache Übungen durchgeführt werden.

Ausgangspunkte für die Übungen sind Verilog-AMS-Modellbeschreibungen. Schaltplaneingabe-Werkzeuge werden nicht genutzt. Kenntnisse des digitalen Verilog werden nur soweit vermittelt, wie dies für die Übungen erforderlich ist.

Zielsetzung

Die Teilnehmer sollen einen Überblick über die Möglichkeiten der Verhaltensmodellierung mit Verilog-AMS bekommen. Sie sollen in die Lage versetzt werden, vorhandene Verilog-AMS-Modelle zu verstehen und zu verwenden. Darüber hinaus sollen sie Modifikationen existierender Verilog-AMS-Modelle durchführen und einfache Modelle für eigene Aufgaben erstellen können.

Schwerpunkte

  • Vermittlung grundlegender Sprachkonstrukte zur Beschreibung analoger elektrischer und gemischt analog-digitaler Systeme mit Verilog-AMS
  • Modellierungsansätze für elektrisch-nichtelektrische Systeme
  • Analyse vorhandener Verilog-AMS-Beschreibungen
  • Erweiterung vorhandener Verilog-AMS-Modelle
  • Hinweise zur Erstellung komplexerer Modelle
  • Vermitteln von Erfahrungen mit dem Einsatz von Verilog-AMS im Rahmen der Systemsimulation

Teilnehmer

Der Kurs wendet sich an Teilnehmer, die Verilog-AMS für die Systemspezifikation einsetzen wollen. Vorkenntnisse hinsichtlich der Simulation analoger Schaltungen mit SPICE-ähnlichen Programmen sind wünschenswert, aber nicht Voraussetzung.

Dauer

2 Tage mit je 8 Unterrichtsstunden, auf Wunsch vor Ort oder in unserem Haus in Dresden

Kurssprache

deutsch