Neuartiger energieeffizienter Hardware-Beschleuniger für den Simplex-Algorithmus
Erlangen: Am Fraunhofer-Institut für Integrierte Schaltungen IIS haben Forschende der Forschungsbereiche Smart Sensing and Electronics und Supply Chain Services erfolgreich einen neuartigen Hardware-Beschleuniger entwickelt, um den Aufwand des rechenintensiven Preisfindungsschritts im Simplex-Algorithmus zu reduzieren. Dieser innovative technologische Durchbruch wurde auf der Konferenz International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART 2025) in Japan im Mai 2025 vorgestellt.
Der Simplex-Algorithmus ist ein weithin bekanntes mathematisches Verfahren, das sich gut für alle Arten von linearen Optimierungsproblemen eignet und sich iterativ einer optimalen Lösung nähert. In Zeiten schnell wachsender technologischer Infrastrukturen werden die Optimierungsprobleme immer komplexer und gleichzeitig steigt der Bedarf, Energie zu sparen – Herausforderungen, die Industrie und Forschung gleichermaßen betreffen. Der neuartige Hardwarebeschleuniger des Fraunhofer IIS zielt daher auf ein hochrelevantes Thema ab und bietet eine signifikante Verbesserung gegenüber bestehenden softwarebasierten Solvern, indem er schnellere und energieeffizientere Lösungen durch eine speziell auf den Simplex-Algorithmus zugeschnittene Optimierung auf Hardware-Ebene ermöglicht.
Die Arbeit wurde durch das Verbinden der Forschungsanstrengungen auf dem Gebiet der Hardwareentwicklung und der mathematischen Optimierung ermöglicht. Diese Disziplinen wurden vor allem durch Dr.-Ing. Marcus Bednara und Kristin Braun vertreten. »Mein Doktorvater, Prof. Alexander Martin, Institutsleiter am Fraunhofer IIS, hat die Idee zu dieser Zusammenarbeit angestoßen. Die notwendigen Vorarbeiten zur Erforschung eines praxistauglichen Beschleunigers wurden dabei vom Fraunhofer IIS selbst finanziert«, erklärt Kristin Braun, wissenschaftliche Mitarbeiterin. Der Beschleuniger nutzt eine optimierte Architektur, die für den Simplex-Algorithmus gut geeignet ist. Dies wird dazu beitragen, den Energieverbrauch der Optimierung für Edge-Anwendungen wie Robotersteuerung, Produktionsplanung, Routing und viele weitere Probleme bei Lieferketten zu reduzieren. Erreicht wurde dies durch die Entwicklung einer eigenen Hardware-Methode des Fraunhofer IIS, die auf die lineare Optimierung mit dem Simplex-Algorithmus maßgeschneidert ist. Die Ergebnisse dieses Projekts wurden auf der Konferenz »International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART 2025)« in Japan im Mai 2025 veröffentlicht.
»Anwendungsspezifische Beschleuniger für eingebettete Systeme haben gegenüber GPUs viele Vorteile in Bezug auf Energieverbrauch, Größe und Rechenleistung.«, erklärt der leitende Wissenschaftler Dr.-Ing. Marcus Bednara. »Obwohl Simplex-Algorithmen bereits weit verbreitet sind, warf das Projekt die wichtige Frage auf, wie viel Hardware-Software-Co-Design in Bezug auf Effizienz erreichen kann. Wir haben untersucht, wie viel des Algorithmus effektiv auf die Hardware verlagert werden kann, um die Leistung zu steigern und den Energieverbrauch zu senken.«
Zukünftige Untersuchungen könnten sich mit der Anpassung des aktuell entwickelten Hardware-Beschleunigers an weitere Operationen im Simplex-Algorithmus und Erweiterungen desselben befassen. Dies wären die nächsten Schritte in Richtung höherer Beschleunigung und realistischerer Solver-Anwendungen und hätte weitere Auswirkungen auf die oben genannten Edge-Anwendungen, jedoch entsprechend mit fortschrittlicheren und schnelleren Ergebnissen.
- Accelerating Linear Programming Performance: A Hardware-Software Co-Design Approach for the Simplex MethodAccelerating Linear Programming Performance: A Hardware-Software Co-Design Approach for the Simplex MethodAccelerating Linear Programming Performance: A Hardware-Software Co-Design Approach for the Simplex Method
- Mehr zum Bereich Smart Sensing and Electronics
- Mehr zum Bereich Supply Chain Services
- Zurück zum Presse-Bereich