Fraunhofer-Institut für Integrierte Schaltungen IISFraunhofer RISC-V Secure Element beschleunigt sichere Chipentwicklungen nach erfolgreicher Siliziumevaluierung
Erlangen/München: Das Fraunhofer RISC-V Secure Element steht Unternehmen nun als lizenzierbare Sicherheitsplattform für kundenspezifische Systems-on-Chip (SoCs), Application-Specific Integrated Circuits (ASICs) und Chiplets zur Verfügung. Die zugrunde liegende Plattform hat die funktionale Evaluierung ihres Silizium-Prototypen erfolgreich bestanden. Mit der verifizierten Hardwarebasis lassen sich Entwicklungszeiten verkürzen, technische Risiken reduzieren und »Security by Design« bereits auf Halbleiterebene leichter umsetzen.
Lizenzierbare IP für SoCs, ASICs und Chiplets
Mit der erfolgreichen funktionalen Evaluierung des Silizium-Prototypen startet nun der Technologietransfer: Fraunhofer stellt seine auf OpenTitan basierende Secure-Element-Implementierung als lizenzierbare Intellectual Property (IP) bereit und bietet Integrationsunterstützung sowie gemeinsame Entwicklungsprojekte an. Unternehmen können das Secure Element als Gesamtlösung oder über einzelne IP-Bausteine nutzen und in eigene SoC-, ASIC- oder Chiplet-Designs einbinden. So reduziert die verifizierte Sicherheitsarchitektur den Entwicklungsaufwand und ebnet den Weg zu sicheren, regulatorisch konformen und langfristig verfügbaren Hardwarelösungen.
Robuste Hardwarebasis senkt Entwicklungsrisiken
Die Lösung verankert zentrale Sicherheitsfunktionen wie Hardware Root of Trust, Secure Boot, sichere Schlüsselspeicherung, Geräteidentitäten, Authentifizierung und geschützte Firmware-Updates direkt im Chip. Gleichzeitig unterstützt sie Unternehmen dabei, regulatorische Anforderungen wie aus dem Cyber Resilience Act frühzeitig in der Hardwarearchitektur zu berücksichtigen. Die Integration zusätzlicher Sensorfunktionen ist der nächste Entwicklungsschritt.
Sicherheitsfunktionen direkt im Chip verankern
Die direkte Integration in kundenspezifische SoCs, ASICs und Chiplets reduziert externe Angriffsflächen, verringert Leiterplattenfläche und Bauteilzahl und erlaubt eine gezielte Optimierung der Sicherheitsfunktionen hinsichtlich Leistung, Fläche und Energieverbrauch. So eignet sich die Plattform insbesondere für sicherheitskritische Anwendungen, etwa in Industrieautomation, Medizintechnik, Kommunikation, Energieversorgung, IoT oder Edge Computing.
Wie der zuvor entwickelte Sicherheitschip basiert auch die nun verfügbare Plattform auf OpenTitan und einer RISC-V-Architektur. Während der Sicherheitschip die physische Hardwarekomponente darstellt, umfasst die Plattform die vollständige Implementierung einschließlich Firmware-Integrationsbausteinen. Sie unterstützt klassische Verschlüsselung sowie Post-Quantum-Kryptografie und wurde in der 22-nm-FDSOI-Technologie von GlobalFoundries in Dresden gefertigt. Die europäische Entwicklungs- und Fertigungskette schafft Transparenz und stärkt das Vertrauen in die zugrunde liegende Hardware.
Unternehmen, die sich für eine Lizenzierung, Integrationsunterstützung oder ein gemeinsames Entwicklungsprojekt interessieren, erhalten weitere Informationen unter www.iis.fraunhofer.de/riscv-secure-element.
Entwicklung im Rahmen des »Trusted Electronic Bayern Centers«
Die Fraunhofer RISC-V Secure Element Plattform entstand im Rahmen des »Trusted Electronic Bayern (TrEB) Centers« durch die Zusammenarbeit der Fraunhofer-Institute für Angewandte und Integrierte Sicherheit AISEC, für Elektronische Mikrosysteme und Festkörper-Technologien EMFT und für Integrierte Schaltungen IIS. Das TrEB-Center wurde vom Bayerischen Staatsministerium für Wirtschaft, Landesentwicklung und Energie sowie der Europäischen Union aus Mitteln des Europäischen Fonds für regionale Entwicklung (EFRE) gefördert.