APECS-Pilotlinie

Europäische Pilotlinie für Chiplet‑Technologien und heterogene Integration im Rahmen des EU Chips Act

Die APECS-Pilotlinie: Europäische Chiplet-Innovation

APECS ist eine zentrale europäische Pilotlinie für fortschrittliche Packaging‑Technologien und heterogene Integration auf Chiplet‑Basis. Im Rahmen des EU Chips Act schafft APECS eine europaweit zugängliche Infrastruktur, um Innovationen in der Mikroelektronik schneller aus der Forschung in die industrielle Anwendung zu überführen.

Als Teil der Forschungsfabrik Mikroelektronik Deutschland (FMD) beteiligt sich das Fraunhofer IIS mit mehreren Forschungsbereichen am Aufbau und Betrieb der Pilotlinie und trägt damit maßgeblich zur Stärkung der technologischen Souveränität Europas bei.

Was ist APECS?

APECS steht für Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems. Es ist eine dezentrale europäische Pilotanlage, die Konstruktion, Fertigung und Prüfung zu einem durchgängigen Arbeitsablauf verbindet.

Ziel der Pilotlinie ist es, Unternehmen und Forschungseinrichtungen den Zugang zu modernsten Chiplet‑Technologien und Integrationsverfahren zu ermöglichen – von Design und Fertigung über Integration und Test bis hin zu Demonstratoren.

Im Fokus stehen dabei:

  • STCO (System Technology Co-Optimization)-Design 
  • Chiplet-basierte Systemarchitekturen
  • fortschrittliche 2.5D-/3D-Integrationsansätze
  • neue Packaging-, Test- und Zuverlässigkeitskonzepte
  • eine durchgängige Design-to-Production-Fähigkeit

APECS richtet sich an große Industrieunternehmen ebenso wie an KMU und Start‑ups und bildet eine wichtige Grundlage für resiliente europäische Halbleiter‑Wertschöpfungsketten.

Fraunhofer IIS in APECS: umfassende Chiplet‑Expertise von der Idee bis zur Anwendung

Ein Forscher arbeitet in einem Reinraum in Schutzkleidung an einem Wafer.
© loewn | Bernhard Wolf
Im Rahmen der APECS- Pilotlinie wird in den kommenden Jahren die FuE-Infrastruktur für Halbleitertechnologien und -anwendungen weiter ausgebaut.

Das Fraunhofer IIS bringt im Rahmen von APECS seine umfassende Expertise entlang der gesamten mikroelektronischen Entwicklungskette ein. Unsere Aktivitäten reichen vom Chip‑ und Systemdesign über die Integration auf Systemebene bis hin zur Charakterisierung, Prüfung und Fehleranalyse moderner Chiplet‑basierter Systeme.

Ein besonderer Schwerpunkt liegt auf der Entwicklung, Umsetzung und Validierung von Demonstratoren, mit denen die Leistungsfähigkeit neuer Chiplet‑Technologien unter realen Anwendungsbedingungen gezeigt wird – beispielsweise für leistungsfähige Rechen‑ oder Sensorsysteme.

Die Arbeiten werden institutsübergreifend durch drei beteiligte Forschungsbereiche des Fraunhofer IIS umgesetzt, die ihre komplementären Kompetenzen einbringen.

Unsere beteiligten Forschungsbereiche

Smart Sensing and Electronics

Der Forschungsbereich Smart Sensing and Electronics bringt seine Expertise in der Entwicklung, Integration und Charakterisierung komplexer elektronischer Systeme in APECS ein. Der Fokus liegt auf der Verbindung von Sensorik, Elektronik und Systemintegration sowie auf der Bewertung von Zuverlässigkeit und Performance moderner Chiplet‑Lösungen.

Beitrag zu APECS:

  • System‑ und Chiplet‑Design
  • Integration und elektrische Charakterisierung
  • Entwicklung anwendungsnaher Demonstratoren
  • Bewertung von Performance und Zuverlässigkeit

Institutsteil Entwicklung Adaptiver Systeme

Der Institutsteil Entwicklung Adaptiver Systeme fokussiert sich im Rahmen von APECS auf Methoden und Technologien für Chiplet‑basierte Architekturen, insbesondere im Kontext adaptiver und leistungsfähiger elektronischer Systeme. Ein Schwerpunkt liegt auf der ganzheitlichen Betrachtung von Design, Integration und Test.

Beitrag zu APECS:

  • Chiplet‑Architekturen und -Integration
  • Design‑Methoden entlang der Wertschöpfungskette
  • System‑Technology Co‑Optimization (STCO)
  • Entwicklung und Validierung von Demonstratoren

Entwicklungszentrum Röntgentechnik

Das Entwicklungszentrum Röntgentechnik ergänzt APECS durch seine ausgewiesene Expertise in der hochauflösenden, röntgenbasierten Analyse und Charakterisierung elektronischer Baugruppen. Diese Methoden sind entscheidend für Qualitätssicherung, Fehleranalyse und Zuverlässigkeitsbewertung moderner Packaging‑ und Integrationslösungen.

Beitrag zu APECS:

  • Röntgenbasierte Inspektion und Analyse
  • Fehleranalyse auf Chip‑ und Systemebene
  • Unterstützung von Test‑ und Zuverlässigkeitskonzepten
  • Qualitätssicherung in der Chiplet‑Integration

Technologische
Schwerpunkte

Die Arbeiten des Fraunhofer IIS in APECS konzentrieren sich insbesondere auf:

  • Chiplet‑Design und heterogene Integration
  • Advanced Packaging‑Technologien (2.5D / 3D)
  • Test, Charakterisierung und Zuverlässigkeit
  • Systemdemonstratoren für anspruchsvolle Anwendungen

Durch die enge Verzahnung von Design, Integration, Analyse und Validierung entstehen belastbare, industrienahe Lösungen für zukünftige mikroelektronische Systeme.

APECS im europäischen Netzwerk

APECS ist Teil eines europaweiten Netzwerks führender Forschungs‑ und Technologieorganisationen und wird im Rahmen des EU Chips Act sowie nationaler Förderprogramme unterstützt. Innerhalb der Forschungsfabrik Mikroelektronik Deutschland (FMD) arbeitet das Fraunhofer IIS eng mit weiteren Instituten und Partnern zusammen.

Diese enge Vernetzung gewährleistet einen schnellen Transfer von Forschungsergebnissen in industrielle Anwendungen und stärkt die Wettbewerbsfähigkeit der europäischen Mikroelektronik nachhaltig.

Das APECS-Konsortium vereint die technologischen Kompetenzen, die Infrastruktur und das Know-how von zehn Partnern aus acht europäischen Ländern: Deutschland (Fraunhofer-Gesellschaft als Koordinator mit FBH und IHP), Frankreich (CEA-Leti), Belgien (imec), Finnland (VTT), Österreich (TU Graz), Griechenland (FORTH), Spanien (IMB-CNM, CSIC) und Portugal (INL).

APECS Partners
APECS-Konsortium

Gefördert durch:

APECS wird durch Chips Joint Undertaking und durch nationale Förderungen von Belgien, Deutschland, Finnland, Frankreich, Griechenland, Österreich, Portugal und Spanien im Rahmen der »Chips for Europe« Initiative kofinanziert. Dank der erheblichen Förderung durch das Bundesministeriums für Forschung, Technologie und Raumfahrt (BMFTR) und der Bundesländer Sachsen, Berlin, Bayern, Schleswig-Holstein, Baden-Württemberg, Nordrhein-Westfalen, Brandenburg und Sachsen-Anhalt ist es in den kommenden Jahren möglich, die FuE-Infrastruktur im Rahmen der APECS-Pilotlinie weiter auszubauen. Dieses Projekt wird finanziell unterstützt durch den Fond für regionale Entwicklung der Europäischen Union (EFRE).

APECS Funding Partners
APECS Funding Partners

Kontakt und Zusammenarbeit

Sie interessieren sich für eine Zusammenarbeit im Rahmen der APECS‑Pilotlinie oder möchten mehr über unsere Beiträge erfahren?

Sprechen Sie uns an – wir beraten Sie gerne zu Ihren individuellen Fragestellungen rund um Chiplets, Advanced Packaging und heterogene Integration.

Jana Just

Contact Press / Media

Dr. rer. nat. Jana Just

Senior Project Manager

Fraunhofer IIS
Am Wolfsmantel 33
91058 Erlangen

Benjamin Prautsch

Contact Press / Media

Dr.-Ing. Benjamin Prautsch

Leiter Geschäftsfeld »Chiplet und Chipdesign«

Fraunhofer IIS, Institutsteil Entwicklung Adaptiver Systeme
Münchner Straße 16
01187 Dresden

Telefon +49 351 45691-280

Astrid Hölzing

Contact Press / Media

Dr. rer. nat. Astrid Hölzing

Gruppenleitung NanoCT Systeme

Flugplatzstr. 75
90768 Fürth

Telefon +49 93 131-84457