© MEV Verlag

IP Cores und Makros

Bei der Entwicklung von ASIC- und SoC-Lösungen reduzieren IPs und Makros die Entwicklungszeit, das Designrisiko und die Kosten. Als unabhängiges Designhaus können wir unseren Kunden Lösungen anbieten, die speziell auf Ihre Anforderungen zugeschnitten sind. Darüber hinaus ermöglichen wir eine schnelle und zuverlässige Integration unserer IPs in das gewünschte Gesamtsystem in Technologien von 350 nm bis 22 nm. Unsere Kunden profitieren von einer Vielzahl an IPs aus unserer langjährigen Projekterfahrung. Das Fraunhofer IIS Portfolio reicht von Mixed-Signal-IPs wie ADUs bis hin zu komplexeren Schaltungsblöcken wie einem Ultra-Low-Power-Empfänger mit kurzer Latenz.

Wir entwickeln gerne neue Makros oder passen vorhandene IPs an Ihre Anforderungen an.

 

Unser Service Portfolio:

  • Kundenspezifische funktionale Anpassungen
  • Schnelle Integration
  • Entwicklung von IPs in Zieltechnologie
  • Portierung
  • Kundensupport

Fraunhofer IIS: IP Cores

IP Name

Description and Key Parameters Process Availability
ADC07b006GS055nm 7 Bit 6 GS/s Folding ADC Fujitsu 55 nm CS250L silicon evaluated
ADC10b040MS180nm 10 Bit 40 MS/s Pipeline ADC AMS C18 silicon proven
ADC16b013kS180nm

16 Bit 13 kS/s Cyclic ADC

XFAB XH018
silicon evaluated
ADC12b017kS180nm 12 Bit 17 kS/s Cyclic ADC XFAB XH018 silicon evaluated
ADC12b054kS180nm 12 Bit 54 kS/s Cyclic ADC XFAB XH018 silicon evaluated  
ADC12b040MS180nm 12 Bit 40 MS/s Pipeline ADC XFAB XH018 silicon proven  
ADC15b008kS180nm 15 Bit 8 kS/s Sigma-Delta ADC XFAB XH018 silicon proven
ADC15b192kS180nm 15 Bit 192 kS/s Sigma-Delta ADC XFAB XH018 silicon proven
ADC13b010kS180nm Ultra-Low-Power 6 - 13 Bit 1-10 kS/s 1.9 µW SAR ADC XFAB XT018 silicon evaluated
ADC16b010kS350nm 16 Bit 10 kS/s Incremental
Delta-Sigma ADC
AMS H35 silicon evaluated
ADC12b020MS350nm 12 Bit 20 MS/s Pipeline ADC XFAB XH035 silicon proven

IP Name Description and Key Parameters Process Availability
DAC08b006GS055nm 8 Bit 6 GS/s Current Steering DAC Fujitsu 55 nm CS250L silicon evaluated
DAC12b001MS180nm 12 Bit 1 MS/s DAC with voltage output AMS C18 silicon proven

IP Name Description and Key Parameters Process Availability
VCO5G0_55nm 5 GHz VCO GLOBALFOUNDRIES 55LPE silicon evaluated
MIX1G5_55nm 1.5 GHz RF-buffered Mixer GLOBALFOUNDRIES 55LPE silicon evaluated
RF_WakeUp_Rx Ultra-low power RF receiver/ WakeUp receiver GLOBALFOUNDRIES 130LP silicon evaluated
LNA433_130nm 433 MHz LNA GLOBALFOUNDRIES 130LP silicon evaluated  
LNA868_130nm 868 MHz LNA GLOBALFOUNDRIES 130LP silicon evaluated  
LNA2G4_130nm 2.4 GHz LNA GLOBALFOUNDRIES 130LP silicon evaluated 
VCO2G5_130nm 2.5 GHz VCO GLOBALFOUNDRIES 130LP silicon evaluated
MIXSub1G_130nm Sub-1 GHz Mixer GLOBALFOUNDRIES 130LP silicon evaluated
MIX2G4_130nm 2.4 GHz Mixer GLOBALFOUNDRIES 130LP silicon evaluated
LDO3V3_1V5_130nm Low Power 3.3 V to 1.5 V LDO GLOBALFOUNDRIES 130LP silicon evaluated
PLL160M40M180nm 160 MHz output frequency PLL AMS C18 silicon evaluated 

IP Name Description and Key Parameters Process Availability
LDO3V3_1V5_130nm Low Power 3.3 V to 1.5 V LDO GLOBALFOUNDRIES 130LP silicon evaluated

IP Name Description and Key Parameters Process Availability
AFE13b010kS180nm Ultra-Low-Power 6-13 Bit 0.5-10 KS/s 10μW Analog-Frontend XFAB XT018 silicon evaluated

Kontakt

Loreto Mateu

Contact Press / Media

Dr. Loreto Mateu

Gruppenleiterin

Fraunhofer IIS
Am Wolfsmantel 33
91058 Erlangen

Telefon +49 9131 776-4456

Fax +49 9131 776-4499

Torsten Reich

Contact Press / Media

Dr. Torsten Reich

Gruppenleiter Integrierte Sensorelektronik

Fraunhofer IIS, Institutsteil Entwicklung Adaptiver Systeme
Zeunerstraße 38
01069 Dresden

Telefon +49 351 4640-761

Michael Geyer

Contact Press / Media

Michael Geyer

Marketing und Vertrieb

Fraunhofer IIS
Am Wolfsmantel 33
91058 Erlangen

Telefon +49 9131 776-4406

Fax +49 9131 776-4499