Fraunhofer-Projekt SEC-Learn

SEC-Learn (Sensor Edge Cloud für verteiltes Lernen) ist ein Projekt von elf Fraunhofer-Instituten, das einen großen Technologiesprung im Bereich der neuromorphen Hardware verspricht: Erstmals wird ein Chip für die Beschleunigung von Spiking Neural Networks (SNN) in Verbindung mit dem sogenannten Federated Learning entwickelt. Das bringt in der Praxis Vorteile für Unternehmen und Privatpersonen.

Aktuell ist maschinelles Lernen noch sehr von großen Datenzentren abhängig. Die künstliche Intelligenz direkt auf EDGE-Geräten zu implementieren, bringt dementgegen Vorzüge in Datenschutz und Effizienz. Generell stehen dabei aber zwei Probleme im Weg: Batteriebetriebene Geräte haben ein eher begrenztes Energiebudget; eine leistungsstarke Grafikkarte, die im Hintergrund aktiv wäre, würde dieses Budget schnell sprengen. Das gilt vor allem für Geräte und Anwendungen, die dauerhaft in Betrieb sind, wie beispielsweise eine Spracherkennung oder eine Kamera im Auto.

Beim zweiten Problem handelt es sich darum, dass für maschinelles Lernen große Datensätze benötigt werden, die auf einem normalen EDGE-Gerät keinen Speicherplatz finden würden. Momentan können nur Cloud-Anbieter Datenmengen speichern, die sich für maschinelles Lernen eignen. Dies führt allerdings zu Datenschutz- und Sicherheitsbedenken: Niemand möchte beispielsweise rohe Audiodateien direkt in die Cloud eines der großen Spracherkennungsanbieter schicken.

SEC-Learn soll diese Probleme überwinden. Für die Energieeffizienz werden Geräte benötigt, die Datenverarbeitung lokal bewältigen können und energieeffiziente dedizierte Schaltungen für neuronale Netze nutzen. Dafür entwickelt das Fraunhofer IIS einen neuromorphen Chip, der wesentlich energiesparsamer als herkömmliche Chips arbeitet. Das andere Problem, also wie man die Daten, die lokal entstehen, bei hohen Sicherheitsstandards in einer Cloud zusammenführt, wird durch das Federated Learning behoben. Damit müssen keine Rohdaten, sondern nur die Änderungen der Modelle weitergegeben werden.

Drei Phasen bis zum Ziel

Begonnen hat das Projekt mit SEC-Learn-Takeoff: In dieser sechsmonatigen Phase taten sich die elf Institute zusammen, um eine gemeinsame Vision für das Projekt zu entwickeln. Aufgaben wurden abgesteckt, das Endprodukt kritisch in Betracht gezogen: Kann ein SNN kombiniert mit Federated Learning überhaupt funktionieren? Als Ergebnis wurden zunächst einmal Konzepte dafür erstellt, wie man dieses Ziel erreichen könnte.

Darauf folgte SEC-Learn-Fly. Bei diesem Schritt ging es in die Entwicklung der einzelnen Komponenten, deren Konzepte zuvor erarbeitet wurden. Das Fraunhofer IIS übernahm hierbei die Entwicklung eines Testchips mit synaptischen Verbindungsgewichten und gepulsten Neuronen, mit dem Ziel, am Ende von SEC-Learn-Fly zu einem Tape-Out, dem Endergebnis des Designprozesses zu kommen. Dieser Chip ist vor kurzem in Produktion gegangen. In Folge dessen soll geprüft werden, inwiefern der mixed-signal Test-Chip energiesparsamer sein kann als äquivalente (Software-basierte) Lösungen in Standardhardware. Damit bricht auch die letzte Phase an, in der sich SEC-Learn jetzt befindet: SEC-Learn-Arrival.

Dieses auf zweieinhalb Jahre angelegte Abschlussprojekt hat die endgültige Entwicklung eines funktionierenden neuromorphen Hardwarebeschleunigers in Verbindung mit Federated Learning und dessen Integration in eine Hardwareplattform zum Ziel. Während in den Phasen zuvor Aufgaben abgesteckt und erste Komponenten entwickelt wurden, geht es nun darum, diese Komponenten zusammenzuführen. Das Fraunhofer IIS bietet hier zusammen mit dem Fraunhofer EMFT durch seinen SNN-Chip einen wichtigen Baustein für den weiteren Erfolg des Projekts. Die Tests, die mit dem SNN-Chip durchgeführt werden, bilden die Grundlage für die weitere Entwicklung des Projekts.

Spin-Offs nach Projektende wahrscheinlich

Zwar gibt es auch heute schon viele Unternehmen und StartUps, die sich auf Ebene der neuromorphen Hardware oder des Federated Learnings betätigen – die Kombination beider Technologien ist bisher aber einzigartig. Auch die Verwendung eines mixed-signal-SNN-chips – also der Verbindung analoger und digtaler Schaltungen in diesem –  ist technologisches Neuland.  Insofern leistet das Fraunhofer IIS zusammen mit den anderen Instituten auf einer Ebene Pionierarbeit, die zukünftige Technologie grundlegend und nachhaltig ändern könnte. Es ist davon auszugehen, dass SEC-Learn zahlreiche Spin-Off-Projekte nach sich ziehen wird.